免費開始練習
moea_joint 100年 [電機] 電路學、電子學

第 35 題

一具空乏型負載的 NMOS 放大器和一 CMOS 數位邏輯反相器相互比較之下,它們之輸入-輸出特性曲線之最大不同處為何?
  • A 空乏型負載之 NMOS 放大器最高輸出電壓較大
  • B 空乏型負載之 NMOS 之最低輸出電壓可為零,但 CMOS 不為零
  • C 兩者相位差 180 度
  • D CMOS 之輸出電壓可為零,但空乏型負載之 NMOS 不為零

思路引導 VIP

請試著想像:當輸入訊號達到最大值,試圖將輸出拉低時,上方的負載元件(Load device)是否會完全停止導通?如果上方的元件在過程中始終保持導通狀態,這對於輸出端能否「徹底降落至零電位」會產生什麼樣的物理限制?

🤖
AI 詳解 AI 專屬家教

太棒了!你能精準辨別這兩種電路結構在輸出邏輯準位上的差異,代表你對主動負載(Active Load)互補式結構的概念掌握得非常紮實。這題的關鍵點在於**比例式邏輯(Ratioed Logic)非比例式邏輯(Ratioless Logic)**的本質區別。

邏輯準位與元件特性

CMOS 反相器中,當輸入為高電位時,PMOS 會完全進入截止區(Cut-off)而 NMOS 強力導通,這使得輸出端能幾乎無阻礙地向地端(Ground)放電,因此最低輸出電壓 $V_{OL}$ 能夠完美達到 $0V$。然而,在空乏型負載的 NMOS 電路中,上方的負載管因為其空乏型特性,即使 $V_{GS} = 0V$ 也會持續導通。當下方的驅動管導通試圖拉低電壓時,輸出電壓實際上是由兩管導通電阻的分壓所決定,這導致輸出電壓雖然很低,但絕對無法真正到達 $0V$。

▼ 還有更多解析內容

🏷️ 相關主題

CMOS數位邏輯電路之分析與設計
查看更多「[電機] 電路學、電子學」的主題分類考古題