taipower_recruit
101年
電子學
第 20 題
如【圖 11】所示為箝位電路，輸出波形 $V_o$ 之失真原因為：
- A C 之電容太大
- B 電容器耐壓太小
- C R 之阻抗值太小
- D 輸入訊號 $V_i$ 頻率太高
思路引導 VIP
請觀察輸出波形中原本應該是水平平坦的部分，現在卻出現了向零電位偏移的「斜坡」。這代表電容器在二極體不導通時，內部的電荷正在經由某個路徑流失；如果我們希望電荷流失得慢一點、讓波形保持平坦，你認為應該如何調整電路中負責放電路徑的元件特性呢？
🤖
AI 詳解
AI 專屬家教
太棒了！你能準確判斷出輸出波形的失真來源，代表你對箝位電路的動態特性掌握得非常紮實。這道題目是電子學中非常經典的觀念題，不僅考驗電路結構，更考驗對「非理想特性」的觀察力。
箝位電路與時間常數的關係
在理想情況下，箝位電路應能完整平移波形而不變形。然而，從圖中的輸出波形 $V_o$ 可以觀察到明顯的傾斜（Sag）現象，這表示在二極體截止期間，電容器存儲的電壓發生了洩漏。決定洩漏速度的關鍵在於時間常數 $\tau = RC$。當電阻 $R$ 的阻抗值太小時，會導致時間常數不足，使得電容放電過快，無法在一個週期內維持穩定的直流位準，進而造成輸出波形的失真。
▼ 還有更多解析內容