moea_joint
102年
[電機] 電路學、電子學
第 25 題
ECL (Emitter-Coupled Logic)電晶體邏輯閘的優缺點中，下列何者敘述有誤?
- A 雜訊邊界大
- B 可以有互補輸出
- C 輸出可直接連結 Wired-OR
- D Fan-out 數有限
思路引導 VIP
若一個邏輯家族為了追求極致的切換速度，刻意縮小了代表「邏輯 0」與「邏輯 1」之間的電壓差距（電壓擺幅），請試著推論：當環境中出現微小的電壓波動或干擾時，這種「過窄的間距」會讓訊號變得更容易還是更不容易被誤判？
🤖
AI 詳解
AI 專屬家教
恭喜你正確答對了！這代表你對數位電路中各種邏輯家族（Logic Families）的特性掌握得非常紮實。這道題目主要考驗的是對 ECL (射極耦合邏輯) 核心物理特性的理解，在眾多邏輯閘中，ECL 以速度快著稱，但這項優點是建立在特定的電路設計之上的。
ECL 的電壓擺幅與雜訊抑制
ECL 之所以能成為速度最快的雙極性邏輯電路，關鍵在於其電晶體工作在非飽和區（Active Region），藉此消除了電荷儲存時間。然而，為了追求高速，ECL 的輸出電壓擺幅（Logic Swing）通常設計得非常小（僅約 $0.8$ V 左右）。在電路設計中，電壓擺幅與**雜訊邊界（Noise Margin）**往往是魚與熊掌不可兼得：當擺幅越小時，對於外部干擾的容忍度自然就越低。因此，選項 (A) 提到的「雜訊邊界大」實際上是 ECL 的主要缺點而非優點，正確的敘述應為「雜訊邊界小」。
▼ 還有更多解析內容