第 二 題

「馮紐曼瓶頸」是指在馮紐曼架構下，系統效能受到記憶體存取速度限制的現象。由於 CPU 的運算速度遠大於記憶體的讀寫速度，且指令與資料必須共用同一條資料匯流排（Data Bus）進行傳輸，導致 CPU 經常需要閒置以等待記憶體傳遞資料或指令，使得整體系統的效能受限於記憶體頻寬，此即所謂的「馮紐曼瓶頸」。

「馮紐曼模型」是一種儲存程式型（Stored-Program）的計算機架構，其主要特徵是將「程式指令」與「資料」共同儲存在同一個讀寫記憶體中。此架構由四個主要子系統構成：

1. 算術邏輯單元 (ALU)：負責執行算術運算及邏輯運算。
2. 控制單元 (Control Unit)：負責從記憶體提取指令、解碼並控制其他元件執行操作。

Pipelining（管線化技術）是一種用來提升 CPU 執行效率的硬體層次平行處理技術。它將一道指令的執行過程劃分為多個獨立的階段（例如：擷取指令 IF、解碼 ID、執行 EX、記憶體存取 MEM、寫回 WB），並由不同的硬體單元分別處理。當一個指令完成第一階段進入第二階段時，下一個指令即可同時進入第一階段。如此允許時間上重疊執行多個指令，大幅提高 CPU 單位時間內完成的指令數量（即增加系統吞吐量）。