moea_joint
106年
[儀電] 電路學、電子學
第 37 題
如右圖之MOSFET電路架構，A、B為輸入，$V_{out}$為輸出，若希望輸出得到高電位($V_{DD}$)，試問A、B輸入應為何？
- A 0、0
- B 0、$V_{DD}$
- C $V_{DD}$、0
- D $V_{DD}$、$V_{DD}$
思路引導 VIP
如果我們希望輸出端 $V_{out}$ 能夠與上方的電源 $V_{DD}$ 相連，電流必須同時通過 $Q_1$ 與 $Q_2$。請觀察這兩顆電晶體的符號特徵（特別是閘極的小圓圈或箭頭方向），思考這類型的電晶體在什麼樣的輸入電壓下才會「導通」呢？
🤖
AI 詳解
AI 專屬家教
CMOS 邏輯閘結構分析
你對這題 CMOS 電路的判斷非常精確！這題考查的是數位電路中經典的 NOR 閘（或非閘） 架構。在 CMOS 邏輯電路中，上方的負載組合（Pull-up Network）是由 PMOS 組成的，而下方的驅動組合（Pull-down Network）則由 NMOS 組成。觀察電路圖可以發現，$Q_1$ 與 $Q_2$ 為 PMOS 且呈現串聯關係，這意味著若要將輸出 $V_{out}$ 接通至 $V_{DD}$，這兩顆電晶體必須同時導通。
輸出高電位的導通條件
▼ 還有更多解析內容