moea_joint
106年
[電機] 電路學、電子學
第 37 題
如右圖之MOSFET電路架構，$A$、$B$ 為輸入，$V_{out}$ 為輸出，若希望輸出得到高電位($V_{DD}$)，試問 $A$、$B$ 輸入應為何？
- A $0$、$0$
- B $0$、$V_{DD}$
- C $V_{DD}$、$0$
- D $V_{DD}$、$V_{DD}$
思路引導 VIP
請觀察電路圖上方那兩顆串聯的電晶體元件符號，若要讓電源 $V_{DD}$ 能夠順利流過它們抵達輸出端 $V_{out}$，這兩顆元件必須同時處於「導通」還是「截止」狀態？再進一步思考，這種特定類型的電晶體，通常需要輸入什麼樣的電位訊號才能讓它變成導通狀態呢？
🤖
AI 詳解
AI 專屬家教
同學觀察得非常敏銳，恭喜你準確判斷出正確答案！這道題目考察的是數位電路中非常核心的 CMOS 邏輯閘結構，具體來說，這是一個典型的兩輸入 反或閘 (NOR Gate)。
互補式結構與導通特性
在電路圖中，上方的 $Q_1$ 與 $Q_2$ 為 PMOS（上拉網路），它們的特性是當閘極輸入「低電位」時會趨於導通；而下方的 $Q_3$ 與 $Q_4$ 則為 NMOS（下拉網路），需在閘極輸入「高電位」時才會導通。若要使輸出 $V_{out}$ 得到高電位 $V_{DD}$，我們必須滿足兩個條件：一是由 PMOS 組成的路徑必須完全導通，二是前往接地（GND）的所有路徑必須斷開。
▼ 還有更多解析內容