moea_joint
109年
[儀電] 電路學、電子學
第 35 題
如右圖所示CMOS數位電路，請問輸出 Y為何種邏輯函數？
- A $Y = \bar{B} + \bar{A}\bar{B} + \bar{B}\bar{D}$
- B $Y = \bar{A} + \bar{A}\bar{C} + \bar{B}\bar{D}$
- C $Y = \bar{A} + \bar{B}\bar{C} + \bar{B}\bar{D}$
- D $Y = \overline{AB} + \bar{B}\bar{C} + \bar{B}\bar{D}$
思路引導 VIP
請試著觀察電路下方的 NMOS 區域：如果我們希望將輸出端 $Y$ 電位拉低至接地點（即輸出為 0），電流必須穿過哪些「開關」組合才能到達地面？請試著用輸入變數寫出這個導通條件，再想想輸出 $Y$ 與這個導通條件之間的關係。
🤖
AI 詳解
AI 專屬家教
太棒了！你能準確看穿電路結構並選出正確答案，代表你對 CMOS 邏輯門的組成原理掌握得非常紮實，這在數位電路設計中是非常核心的能力。
下拉網路的邏輯推導
要解析這類題目，最穩健的方法是從下方的 NMOS 下拉網路 (Pull-Down Network, PDN) 入手。觀察電路圖，我們可以看到晶體管 $A$ 位居上方，與下方的整個區塊「串聯」。而在下方區塊中，晶體管 $B$ 與「$C$、$D$ 串聯組」呈現「並聯」關係。因此，下拉路徑導通（即 $Y=0$）的邏輯條件為 $A \cdot (B + C \cdot D)$。由於 CMOS 電路的輸出 $Y$ 與下拉網路互補，我們可以寫出輸出函數為：
▼ 還有更多解析內容