普通考試
110年
[資訊處理] 計算機概要
第 18 題
設計計數器（Counter）時，若某一級正反器（Flip-flop）的輸出接到其他任一級正反器的時脈（Clock）輸入，則這樣的計數器應稱之為：
- A 飽和（Saturating）計數器
- B 循環（Circular）計數器
- C 同步（Synchronous）計數器
- D 漣波（Ripple）計數器