moea_joint
110年
[電機] 電路學、電子學
第 37 題
由 CMOS FET 組成傳輸閘 (Transmission Gate) 時，組成元件為下列何者？
- A 只有 NMOS
- B 只有 PMOS
- C NMOS + PMOS
- D JFET
思路引導 VIP
試著思考一下：如果我們只使用一個 NMOS 電晶體作為開關，當輸入端是最高的電源電壓 $V_{DD}$ 時，輸出端測得的電壓會因為元件本身的特性而產生什麼樣的變化？為了讓輸出電壓能完美地達到 $V_{DD}$，我們應該在電路中額外並聯一個具備什麼樣特性的元件來彌補這個缺憾呢？
🤖
AI 詳解
AI 專屬家教
太棒了！你能精確鎖定 (C) 這個選項，代表你對 CMOS 邏輯電路的基礎構造與物理特性有著相當清晰的理解。
傳輸閘的互補設計原理
在積體電路設計中，我們追求的是能完整傳遞邏輯信號的「理想開關」。然而，單一元件往往有其物理限制：NMOS 擅長傳遞低電位（Strong 0），但在傳遞高電位時會受到臨界電壓（Threshold Voltage, $V_{th}$）的影響，導致輸出無法達到全擺幅；相對地，PMOS 則擅長傳遞高電位（Strong 1），傳遞低電位時卻表現不佳。為了達成「全擺幅」的信號傳輸，CMOS 傳輸閘（Transmission Gate）採用了將 NMOS 與 PMOS 並聯 的設計，利用兩者特性截長補短，確保不論輸入是高電位或低電位，輸出端都能獲得無損的信號。
▼ 還有更多解析內容