moea_joint_essay
111年
[儀電] 計算機概論、自動控制
第 二 題
📝 此題為申論題,共 2 小題
小題 (二)
兩電路圖如【圖 1】及【圖 2】所示,請列出真值表分析各電路圖將構成何種正反器(FF, Flip Flop)?(2 題,每題 10 分,共 20 分)
思路引導 VIP
分析圖 2,在同步 SR 正反器的基礎上增加了從輸出端拉回的交叉回授線,使得 S 輸入與 Q' 產生 AND 運算,R 輸入與 Q 產生 AND 運算。此設計解決了 S=1, R=1 時的無效狀態,構成 JK 正反器。
小題 (一)
兩電路圖如【圖 1】及【圖 2】所示,請列出真值表分析各電路圖將構成何種正反器(FF, Flip Flop)?(2 題,每題 10 分,共 20 分)
思路引導 VIP
分析圖 1,外部 AND 閘受時脈 CP 控制,輸入 S 與 R 在 CP=1 時送入內部的 SR Latch 區塊,構成標準的同步 SR 正反器。列出其狀態真值表即可證明。