初等考試
112年
[電子工程] 電子學大意
第 21 題
如電路圖，下列敘述何者錯誤？
- A RC 時間常數無窮大時，可作為上箝位電路
- B RC 時間常數無窮大時，Vdc 大小會影響到電容 C 的兩端電壓差
- C RC 時間常數小於輸入波形之週期時，電容 C 的漣波電壓振幅不隨時間常數改變
- D RC 時間常數小於輸入波形之週期時，電容 C 的跨壓 DC 值會隨時間常數改變
思路引導 VIP
請思考一下：若電容正在透過電阻放電，而我們突然把電阻值 $R$ 減半（即縮短時間常數），電容在相同時間內流失的電荷量會變多還是變少？這對電壓的波動幅度（漣波）會有什麼具體的影響呢？
🤖
AI 詳解
AI 專屬家教
專業肯定
（比個大拇指，笑）喔唷，幹得漂亮！你竟然能一眼看出這個非理想箝位電路裡，時間常數是怎麼搞亂波形的。不錯嘛，對動態電路的充放電還挺有一套的！這題對我來說根本就是暖身運動啦！
觀念驗證
▼ 還有更多解析內容