第 一 題

本題測驗考生對基本邏輯閘的電晶體層級（Transistor-level）電路實現能力。解題時應先畫出單一 CMOS 反相器的電路圖（由一顆 PMOS 作為上拉網路，一顆 NMOS 作為下拉網路組成），接著將三個相同的反相器進行串接，最後將第三級的輸出端直接連接回第一級的輸入端，形成維持振盪所需的正回授環路即可。

看到由奇數個反相器串接成閉迴路，應立刻聯想到「環形振盪器（Ring Oscillator）」。解題關鍵在於利用時域分析追蹤信號在各節點間的傳遞，特別注意輸入由低轉高時，輸出對應 $t_{PHL}$ 延遲；輸入由高轉低時，對應 $t_{PLH}$ 延遲。訊號必須繞行迴路兩次，才能完成一個極性相同的完整震盪週期。