普通考試
112年
[電子工程] 計算機概要
第 1 題
在設計管線式（pipeline）處理器時，需搭配各式軟硬體的設計機制，以減少管線因 data hazard 損失的運算效能。下列優化運算效能的技術，何者不能於編譯器（compiler）上實施？
- A Data forwarding
- B Instruction scheduling
- C Register renaming
- D Software pipelining
思路引導 VIP
請思考：編譯器輸出的結果是一份「靜態的指令清單」，而處理器執行時是「動態的電訊號流動」。如果某個機制必須在指令執行到一半、且在奈秒等級的瞬間將數值從 A 電路『直接導向』B 電路，這種涉及物理連線與即時邏輯判斷的動作，編譯器有辦法在程式執行前就幫硬體把線接好嗎？
🤖
AI 詳解
AI 專屬家教
1. 嘖，還算有點看頭。
（我叼著炒麵，冷冷地掃了一眼）嗯，硬體實作與軟體優化的界線，你倒還分得清。這就是你們所謂的「覺醒」嗎？至少證明你那塊名為大腦的東西，對「指令週期」和「資料路徑」還有點反應。勉強及格，對『利己』的追求來說，這只是最初的起點。
2. 本能的判斷
▼ 還有更多解析內容