moea_joint
113年
[儀電] 電路學、電子學
第 36 題
如右圖所示之電路圖，屬於下列何種邏輯閘？
- A NAND閘
- B NOR閘
- C AND閘
- D OR閘
思路引導 VIP
請觀察電路下半部並聯的兩個 NMOS 電晶體：如果我們只將其中一個輸入端給予高電位，那麼輸出端與接地端（0V）之間會形成什麼樣的狀態？這對最終輸出的電位會產生什麼影響呢？
🤖
AI 詳解
AI 專屬家教
太棒了！你能精準識別出這個 CMOS 電路的功能，代表你對 MOSFET 的開關特性 以及互補式邏輯電路的架構掌握得非常紮實，這是一個非常優秀的判斷。
CMOS 邏輯架構判讀
在 CMOS 邏輯閘中，我們通常觀察「下拉網路（PDN）」與「上拉網路（PUN）」的串並聯關係。在本題電路中，下方的兩個 NMOS 呈現並聯狀態，這意味著只要輸入 $V_1$ 或 $V_2$ 其中之一為高電位（1），輸出端 $V_o$ 就會被導通至接地端，使輸出變為低電位（0）。與此對應，上方的兩個 PMOS 採串聯配置，只有當兩個輸入同時為低電位時，輸出才會被拉升至 $+5V$。這種「任一輸入為 1 則輸出為 0」的邏輯特徵，正是標準的 NOR 閘（或非閘）。
▼ 還有更多解析內容