地特三等申論題
114年
[電子工程] 電子學
第 二 題
📖 題組：
五、有一個 NMOS 邏輯電路如圖五所示，其中電晶體Q1、Q2與Q3的臨界電壓（Threshold Voltage）分別為Vt1 = Vt2 = Vt3 = 1 V，(W/L)2 = (W/L)3 = 4(W/L)1，VDD = 5 V，忽略通道長度調變（Channel Length Modulation）與基底效應（Body Effect）。請計算：
五、有一個 NMOS 邏輯電路如圖五所示，其中電晶體Q1、Q2與Q3的臨界電壓（Threshold Voltage）分別為Vt1 = Vt2 = Vt3 = 1 V，(W/L)2 = (W/L)3 = 4(W/L)1，VDD = 5 V，忽略通道長度調變（Channel Length Modulation）與基底效應（Body Effect）。請計算：
📝 此題為申論題，共 2 小題
小題 (二)
vA = 5 V，vB = 0 V時，vO = ？（10 分）
思路引導 VIP
本題計算 NMOS 邏輯閘在輸入為邏輯高準位時的輸出位準（即 V_OL 低準位輸出）。
- 狀態判斷：輸入 vB = 0V，所以 Q3 仍然截止。輸入 vA = 5V，遠大於 Vt=1V，所以 Q2 導通。
小題 (一)
vA = vB = 0 V時，vO = ？（10 分）
思路引導 VIP
本題為 NMOS 邏輯閘（虛擬 NMOS / 增強型負載 NOR 閘）的大型 NOR 閘）的直流位準分析。
- 首先辨識元件角色：Q2 和 Q3 互相並聯，是輸入驅動級（Driver）；Q1 的閘極與汲極相連（Diode-connected），接在 VDD 上，是作為主動負載（Active Load）。
NMOS負載邏輯閘分析
💡 利用MOSFET操作區間判斷與KCL電流守恆求解邏輯準位
🔗 NMOS邏輯閘輸出低準位求解流程
- 1 1. 判定操作區 — Q3截止、Q1飽和區、Q2三極體區
- 2 2. 列電流方程式 — 利用KCL令ID1 = ID2並代入公式
- 3 3. 解一元二次式 — 展開並化簡出5Vo² - 40Vo + 16 = 0
- 4 4. 檢驗與定解 — 捨去大於VDD之解，得Vo≈0.422V
↓
↓
↓
🔄 延伸學習：延伸學習：分析不同寬長比(W/L)比例對VOL與雜訊邊界的影響
