普考申論題
114年
[電信工程] 電子學概要
第 一 題
📖 題組:
四、如圖四所示之 CMOS 電路,若 QP、QN 之參數分別如下: |Vtp| = Vtn = 0.4 V,(W/L)p = 2(W/L)n = 3,μnCox = 4μpCox = 300 μA/V2。 試求:(每小題 5 分,共 25 分) (一) QP 操作在那一個工作區域? (二) iD =? (三) QN 操作在那一個工作區域? (四)輸出電壓 VOL=? (五)靜態功率損耗(static power dissipation)PD=?
四、如圖四所示之 CMOS 電路,若 QP、QN 之參數分別如下: |Vtp| = Vtn = 0.4 V,(W/L)p = 2(W/L)n = 3,μnCox = 4μpCox = 300 μA/V2。 試求:(每小題 5 分,共 25 分) (一) QP 操作在那一個工作區域? (二) iD =? (三) QN 操作在那一個工作區域? (四)輸出電壓 VOL=? (五)靜態功率損耗(static power dissipation)PD=?
📝 此題為申論題,共 5 小題
小題 (一)
(一) QP 操作在那一個工作區域?
思路引導 VIP
這是一個 CMOS 反相器電路。要判斷工作區域,需要先算出各電晶體的驅動強度 k,並分析輸入電壓 1.15V 對 VGS 的影響。根據題目參數 (W/L)p = 2(W/L)n = 3(通常由於排版空格問題,意指 (W/L)p=2, (W/L)n=3,或 (W/L)p=3, (W/L)n=1.5。我們以漏印逗號之常理判斷為 (W/L)p=2, (W/L)n=3,因兩者結果定性上相同),先計算如果兩者皆在飽和區時的理論電流。若 Qn 飽和電流遠大於 Qp 飽和電流,為了使串聯電流相等,Qn 必須降至三極區,Qp 則維持飽和。
小題 (二)
(二) iD =?
思路引導 VIP
既然已經確認 QP 操作在飽和區,而串聯電路的總電流由處於飽和區的元件主導,因此直接代入 QP 的飽和電流公式計算即可得到實際電流 iD。
小題 (三)
(三) QN 操作在那一個工作區域?
思路引導 VIP
這個問題在第一小題的分析中已經得出答案。在此只需將推論過程簡要重述即可。
小題 (四)
(四)輸出電壓 VOL=?
思路引導 VIP
要求 VOL,就是求此時的輸出電壓,也就是 QN 的 VDS(汲極-源極電壓)。因為 QN 在三極區,使用三極區電流公式,將已知的電流 4.6875 μA 代入,解一元二次方程式找出 VDS。
小題 (五)
(五)靜態功率損耗(static power dissipation)PD=?
思路引導 VIP
靜態功率損耗是指在直流穩態下,電源 VDD 提供的功率。因為這時的輸入電壓 (1.15V) 使 PMOS 和 NMOS 都部分導通,產生了從 VDD 貫通到地的靜態電流 (短路電流)。直接將總電源電壓 VDD 乘以流經電路的總靜態電流 iD 即可。