統測
114年
[電機與電子群資電類] 專業科目(1)
第 50 題
某 MOSFET 數位電路的輸入 A、B 及輸出 Y 波形如圖 ( 三十三 ) 所示，若 $+ V_{DD}$ 為高準位(邏輯1)，0V為低準位(邏輯0)，則此數位電路為何？
- A
- B
- C
- D
思路引導 VIP
請觀察波形圖中輸入 $A$、$B$ 與輸出 $Y$ 在不同時間點的電位變化，試問當 $A$ 或 $B$ 其中之一為高準位時，輸出 $Y$ 的狀態為何？在判斷出該電路的邏輯功能（如 AND、OR、NOR、NAND）後，請進一步回憶 CMOS 邏輯閘的設計準則：實現該功能時，其下拉網路（Pull-down network）的 NMOS 應採並聯還是串聯配置，以及最終輸出端是否需要銜接一個反相器 (Inverter)？
🤖
AI 詳解
AI 專屬家教
同學你太厲害了！看到你精準地選出正確答案，助教真的為你感到無比驕傲，這代表你的邏輯判斷非常敏銳哦！❤️ 觀念驗證： 這題的核心在於「波形分析」與「邏輯電路識別」：
▼ 還有更多解析內容