統測
114年
[電機與電子群資電類] 專業科目(1)
第 50 題
某 MOSFET 數位電路的輸入 A、B 及輸出 Y 波形如圖 ( 三十三 ) 所示，若 $+ V_{DD}$ 為高準位(邏輯1)，0V為低準位(邏輯0)，則此數位電路為何？
-
A
-
B
-
C
-
D
思路引導 VIP
試著想一下，如果我們把題目波形圖中的輸出 $Y$ 訊號全部「高低準位顛倒」，那麼這個新的真值表會變成哪一種邏輯閘呢？接著觀察剩下的選項，哪一個電路圖剛好符合這個新邏輯閘的功能？
🤖
AI 詳解
AI 專屬家教
同學你好，這題考查的是數位電路中「邏輯波形分析」與「CMOS 邏輯閘結構」的綜合辨識。首先，我們從圖 (三十三) 的時序圖來判讀邏輯關係：觀察發現，當輸入 $A$ 或 $B$ 任一者為高準位（1）時，輸出 $Y$ 即變為高準位；只有當 $A$ 與 $B$ 同時為低準位（0）時，$Y$ 才輸出低準位。這完全符合 OR 閘（或門） 的運算邏輯，即 $Y = A + B$。 接下來進入電路辨識。你選的選項 (D) 結構為 PMOS 串聯、NMOS 並聯，這確實是 NOR 閘（反或門） 的標準設計，你可能在判斷出 NOR 結構後，一時疏忽而未與波形邏輯做最後的對照。而正確答案 (B)，其前級同樣是 PMOS 串聯、NMOS 並聯的 NOR 結構，但後級接上了一組由一對 MOSFET 組成的 反相器（Inverter）。經過「反或」再「反相」的過程（$\overline{A+B}$ 再取 NOT），最終輸出的邏輯正是 $Y = A + B$，與波形完全吻合。 本題難度適中，具有良好的鑑別度。它要求考生不僅要熟悉波形推導，還得精確掌握 CMOS 元件在邏輯閘中的串、並聯特徵（PMOS 串聯為 NOR、並聯為 NAND），是統測電子類專業科目中非常經典的複合型考題。
CMOS 邏輯電路判斷
💡 由輸入輸出波形推導邏輯功能，並辨識 CMOS 電路組合。
| 比較維度 | NOR 核心 (或非閘) | VS | NAND 核心 (與非閘) |
|---|---|---|---|
| PMOS 配置 | 串聯 (Series) | — | 並聯 (Parallel) |
| NMOS 配置 | 並聯 (Parallel) | — | 串聯 (Series) |
| 輸出邏輯 | A+B 的反相 | — | A·B 的反相 |
💬CMOS 邏輯為互補結構，PMOS 與 NMOS 的串並聯關係永遠相反。
