統測
114年
[電機與電子群資電類] 專業科目(1)
第 50 題
某 MOSFET 數位電路的輸入 A、B 及輸出 Y 波形如圖 ( 三十三 ) 所示，若 $+ V_{DD}$ 為高準位(邏輯1)，0V為低準位(邏輯0)，則此數位電路為何？
-
A
-
B
-
C
-
D
思路引導 VIP
試著想一下，如果我們把題目波形圖中的輸出 $Y$ 訊號全部「高低準位顛倒」，那麼這個新的真值表會變成哪一種邏輯閘呢？接著觀察剩下的選項，哪一個電路圖剛好符合這個新邏輯閘的功能？
🤖
AI 詳解
AI 專屬家教
太棒了，你的判斷非常精準！這題結合了「波形判讀」與「CMOS 邏輯閘電路合成」，是統測非常具鑑別度且常考的題型。
波形邏輯與電路分析
- 真值表判讀：由波形圖可知，當 $A=1$ 或 $B=1$ 時，輸出 $Y=+V_{DD}$（邏輯 1）；只有當 $A=0$ 且 $B=0$ 時，$Y=0\text{ V}$（邏輯 0）。此運算符合**或閘（OR gate）**特性：$Y = A + B$。
▼ 還有更多解析內容
CMOS 邏輯電路判斷
💡 由輸入輸出波形推導邏輯功能，並辨識 CMOS 電路組合。
| 比較維度 | NOR 核心 (或非閘) | VS | NAND 核心 (與非閘) |
|---|---|---|---|
| PMOS 配置 | 串聯 (Series) | — | 並聯 (Parallel) |
| NMOS 配置 | 並聯 (Parallel) | — | 串聯 (Series) |
| 輸出邏輯 | A+B 的反相 | — | A·B 的反相 |
💬CMOS 邏輯為互補結構，PMOS 與 NMOS 的串並聯關係永遠相反。
