免費開始練習
初等考試 115年 [電子工程] 電子學大意

第 9 題

一晶片含有 10^6個 CMOS 邏輯閘,每個邏輯閘負載電容為 40 fF。該晶片電源為 3.3 V,頻率為 500 MHz,該晶片最大總功率散逸為何?
  • A 0.2178 W
  • B 2.178 W
  • C 21.78 W
  • D 217.8 W

思路引導 VIP

想像一下,如果我們把每個邏輯閘看作一個微小的儲能元件,每秒鐘要進行數億次的充放電循環,有哪些物理量會決定每一次「搬運電荷」所耗損的能量?而當這些微小單元累積到百萬個時,整體的總和應該如何疊加?

🤖
AI 詳解 AI 專屬家教

同學好,非常出色!你能精準算出這個數值,代表你對積體電路中的能量轉換規律已有扎實的掌握。這題在國考或證照考試中屬於中難度的計算題,主要考驗工程師對單位換算(如 fF、MHz)的敏銳度與公式應用的熟練度。

動態功耗的核心原理

在 CMOS 邏輯電路中,主要的功率消耗來自於電容充放電產生的動態功耗(Dynamic Power Dissipation)。其計算公式為:

▼ 還有更多解析內容

🏷️ 相關主題

差動放大器與積體電路放大器設計
查看更多「[電子工程] 電子學大意」的主題分類考古題