普考申論題
115年
[電信工程] 電子學概要
第 一 題
📖 題組:
三、分析下圖之數位邏輯電路
三、分析下圖之數位邏輯電路
📝 此題為申論題,共 2 小題
小題 (一)
說明此數位電路輸出 F 之邏輯函數為何?(15 分)
思路引導 VIP
要辨識這個圖,必須熟悉美國標準邏輯閘的圖示。第一級 (A, B 輸入端) 符號的前端是向內凹的弧線,且輸出端尖銳,這是 OR 閘 (或閘)。第二級 (前級輸出與 C 輸入) 的符號前端是直線,整體呈 D 字型,輸出端有一個反相小圓圈,這是 NAND 閘 (反及閘)。將兩級串聯起來,寫出布林代數表達式即可。
小題 (二)
使用 CMOS 邏輯電路,包含上拉網路(pull-up network)PMOS 電路及下拉網路(pull-down network)NMOS 電路完成該數位邏輯電路。(10 分)
思路引導 VIP
這考驗 CMOS 合成規則。首先設計下拉網路 (PDN,由 NMOS 構成):NMOS 是用來將輸出拉到 0 (GND),所以依據 F 輸出的反相 (即 (A+B)·C ) 來設計。其中 '+' 代表並聯,'·' 代表串聯。因此 PDN 是 A 與 B 的 NMOS 並聯,再與 C 的 NMOS 串聯。接著設計上拉網路 (PUN,由 PMOS 構成):它與 PDN 互為對偶 (Duality) 結構。串聯變並聯,並聯變串聯。因此 PUN 應該是 A 與 B 的 PMOS 串聯後,再與 C 的 PMOS 並聯,最後接 VDD。考試時需要用文字詳述或畫出電路結構。