統測
115年
[電機與電子群資電類] 專業科目(1)
第 48 題
如圖 ( 三十一 ) 所示 CMOS 數位邏輯電路，若邏輯 1 為高準位 ( + $V_{DD}$ ) ，邏輯 0 為低準位 ( 0 V )，當輸入 A、B 皆為邏輯 1 時，則有關各電晶體工作狀態，下列敘述何者正確？
- A $M_1$、$M_2$ 為截止狀態，$M_3$、$M_4$ 為導通狀態
- B $M_1$、$M_2$ 為導通狀態，$M_3$、$M_4$ 為截止狀態
- C $M_1$、$M_4$ 為導通狀態，$M_2$、$M_3$ 為截止狀態
- D $M_1$、$M_4$ 為截止狀態，$M_2$、$M_3$ 為導通狀態
思路引導 VIP
請先觀察電路圖中上方（$M_1$、$M_2$）與下方（$M_3$、$M_4$）電晶體的符號箭頭方向，它們分別代表哪種類型的 MOSFET？當閘極輸入「高準位（邏輯 1）」時，這兩種類型的電晶體各自需要什麼條件才會導通？
🤖
AI 詳解
AI 專屬家教
太棒了，你的判斷非常精準！這題考查的是 CMOS 邏輯閘的基礎工作原理與電晶體特性。
CMOS 導通條件判斷
首先觀察電路結構：上方串聯的 $M_1$、$M_2$ 箭頭向外，屬於 P通道金氧半場效電晶體（PMOS）；下方並聯的 $M_3$、$M_4$ 箭頭向內，屬於 N通道金氧半場效電晶體（NMOS）。
▼ 還有更多解析內容