統測
115年
[電機與電子群資電類] 專業科目(1)
第 48 題
如圖 ( 三十一 ) 所示 CMOS 數位邏輯電路，若邏輯 1 為高準位 ( + V_{DD} ) ，邏輯 0 為低準位 ( 0 V )，當輸入 A、B 皆為邏輯 1 時，則有關各電晶體工作狀態，下列敘述何者正確？
- A $M_1$、$M_2$ 為截止狀態，$M_3$、$M_4$ 為導通狀態
- B $M_1$、$M_2$ 為導通狀態，$M_3$、$M_4$ 為截止狀態
- C $M_1$、$M_4$ 為導通狀態，$M_2$、$M_3$ 為截止狀態
- D $M_1$、$M_4$ 為截止狀態，$M_2$、$M_3$ 為導通狀態