統測
115年
[電機與電子群資電類] 專業科目(2)
第 14 題
📖 題組：
圖(五)( a )所示之 DRAM 41256 ( 256K x 1 位元)晶片，記憶單元示意如圖(五)( b )所示，其中 \(\overline{RAS}\) 為列位址控制接腳， \(\overline{CAS}\) 為行位址控制接腳， \(\overline{WE}\)=0時資料寫入記憶體，A0~A8 為 DRAM 位址線，Din 為資料輸入腳位，Dout 為資料輸出腳位。寫入時序圖如圖(五)( c )所示，其中 a0~a17是微處理機送出的定址信號。
圖(五)( a )所示之 DRAM 41256 ( 256K x 1 位元)晶片，記憶單元示意如圖(五)( b )所示，其中 \(\overline{RAS}\) 為列位址控制接腳， \(\overline{CAS}\) 為行位址控制接腳， \(\overline{WE}\)=0時資料寫入記憶體，A0~A8 為 DRAM 位址線，Din 為資料輸入腳位，Dout 為資料輸出腳位。寫入時序圖如圖(五)( c )所示，其中 a0~a17是微處理機送出的定址信號。
根據微處理機匯流排設計技術，若使用8顆DRAM 41256設計一個256 K x 8位元的記憶模組，則下列敘述何者正確？
- A 只需將8顆DRAM 41256的A0~A8全部並接在一起
- B 將8顆DRAM 41256的Din並接在一起，Dout並接在一起
- C 除了Din與Dout，其它腳位名稱相同者都各自並接在一起
- D \(\overline{CAS}\)、\(\overline{RAS}\) 與\(\overline{WE}\) 不可以並接在一起，其它接腳全部並接在一起