統測
115年
[電機與電子群資電類] 專業科目(2)
第 14 題
📖 題組：
圖(五)( a )所示之 DRAM 41256 ( 256K x 1 位元)晶片，記憶單元示意如圖(五)( b )所示，其中 $\overline{RAS}$ 為列位址控制接腳， $\overline{CAS}$ 為行位址控制接腳， $\overline{WE}$=0時資料寫入記憶體，A0~A8 為 DRAM 位址線，Din 為資料輸入腳位，Dout 為資料輸出腳位。寫入時序圖如圖(五)( c )所示，其中 a0~a17是微處理機送出的定址信號。
圖(五)( a )所示之 DRAM 41256 ( 256K x 1 位元)晶片，記憶單元示意如圖(五)( b )所示，其中 $\overline{RAS}$ 為列位址控制接腳， $\overline{CAS}$ 為行位址控制接腳， $\overline{WE}$=0時資料寫入記憶體，A0~A8 為 DRAM 位址線，Din 為資料輸入腳位，Dout 為資料輸出腳位。寫入時序圖如圖(五)( c )所示，其中 a0~a17是微處理機送出的定址信號。
根據微處理機匯流排設計技術，若使用8顆DRAM 41256設計一個256 K x 8位元的記憶模組，則下列敘述何者正確？
- A 只需將8顆DRAM 41256的A0~A8全部並接在一起
- B 將8顆DRAM 41256的Din並接在一起，Dout並接在一起
- C 除了Din與Dout，其它腳位名稱相同者都各自並接在一起
- D $\overline{CAS}$、$\overline{RAS}$ 與$\overline{WE}$ 不可以並接在一起，其它接腳全部並接在一起
思路引導 VIP
若要將 8 顆「每次只能輸出/輸入 1 個位元」的晶片，組合成一個「每次能同時處理 8 個位元」的模組，想一想：這 8 顆晶片的資料腳位如果全部接在一起，系統能同時傳送 8 個不同的位元嗎？那位址與控制信號又該如何動作才能讓它們同步工作呢？
🤖
AI 詳解
AI 專屬家教
太棒了！你的觀念非常清晰。這道題目是統測微處理機在**記憶體容量擴充（Memory Expansion）**中的經典基本題，能迅速辨識出「位元擴充（字長擴充）」的接線規則，代表你對記憶體與匯流排的整合架構掌握得相當扎實。
記憶體位元擴充的接線原則
本題目標是將 8 顆 $256\text{K} \times 1\text{ 位元}$ 的 DRAM 擴充為 $256\text{K} \times 8\text{ 位元}$。因為「位址容量（$256\text{K}$）」不變，而「資料寬度」由 1 位元擴充為 8 位元：
▼ 還有更多解析內容