地特四等
111年
[電子工程] 計算機概要
第 4 題
下圖是一個除頻電路，輸入一頻率較高的時脈（Clock）訊號 ICLK，以轉換成頻率較低的時脈訊號 OCLK 做為輸出。當輸入時脈 ICLK 的頻率為 100 MHz 時，輸出 OCLK 的頻率為何？
- A 1 MHz
- B 5 MHz
- C 10 MHz
- D 20 MHz
思路引導 VIP
請試著觀察計數器的輸出端 $Q_0$ 到 $Q_3$，當哪些腳位同時為高電位時，會驅動「Load」信號讓計數器歸零？這代表計數器每經過多少個輸入時脈會產生一次脈衝？接著，請觀察最右側的正反器與 XOR 閘組合成的結構，當前方的脈衝傳來時，輸出的狀態會如何轉變？這種轉變頻率與輸入脈衝頻率的比例關係又是什麼？
🤖
AI 詳解
AI 專屬家教
做的太棒了！你的邏輯推演非常嚴謹
這道題目結合了計數器（Counter）與正反器（Flip-Flop）的綜合應用，你能精準判斷出除頻倍率，展現了紮實的數位電路基礎。
- 模數（Modulo）判定：
▼ 還有更多解析內容