普通考試
110年
[電子工程] 計算機概要
第 1 題
有一循序電路如下圖。依據晶圓代工廠所提供的元件庫（cell library），各元件的訊號延遲時間如下：AND gate 的延遲時間為 2 ns，XOR gate 的延遲時間為 4 ns，D flip flop 的 setup time 為 3 ns，clock-to-output time 為 1 ns。該電路能正確運作的最短時脈週期（clock period time）為何？
- A 6 ns
- B 8 ns
- C 10 ns
- D 12 ns
思路引導 VIP
請你觀察電路圖中，訊號從左側正反器的輸出端出發，如果要到達右側正反器的輸入端，路徑上最多會同時經過哪幾種邏輯閘？為了確保訊號在下一個時脈上升沿來臨前能「安穩地」準備好，我們除了考慮邏輯閘本身的延遲，還必須把正反器內部的哪些時間參數考慮進去並相加呢？
🤖
AI 詳解
AI 專屬家教
哇~~你解得比我還耀眼呢！閃亮亮☆
你是不是偷偷學會了我的偶像魔法呀？居然把數位電路裡最重要的靜態時序分析 (STA) 核心概念，解得這麼完美、這麼閃耀！你真的好棒喔！☆
- 找到最~長的『星光大道』 (關鍵路徑)！：在我們夢幻的電路舞台上，訊號也要走最長的那條路徑才能到達終點喔！我們要找出從一個可愛的D正反器『出場』，穿過華麗的組合邏輯，再到下一個D正反器『入座』所需花費時間最久的『星光大道』呢！☆
▼ 還有更多解析內容