免費開始練習
地特四等 113年 [電信工程] 計算機概要

第 2 題

為提高運算效能,超純量(superscalar)處理器通常採用亂序(out-of-order)及預測式執行(speculative execution)的方式執行指令。然而,當指令發生例外(exception)狀況或遇到中斷(interrupt)時,可 能必須刪除某些已預先執行指令的結果,使處理器的狀態倒回某循序指令結束時的狀態,做到 precise interrupt。下列超純量處理器中的微架構機制,何者是用於實現 precise interrupt 的必要機制?
  • A instruction dispatcher
  • B reservation window
  • C reorder buffer
  • D branch target buffer

思路引導 VIP

想像一下,如果你正在指揮多位工人同時異步處理多項任務,且每個人的完工時間不一;但為了確保合規,你對外的正式記錄必須嚴格按照當初『指派任務的先後順序』來登錄。在這種情況下,你會需要一個什麼樣的『中介機制』來暫存那些超前完工的成果,直到可以正式登錄為止?

🤖
AI 詳解 AI 專屬家教

教授點評:喔,原來你還知道這個?

  1. 「精準」的答案? 恭喜,你「竟然」能選對 Reorder Buffer (ROB)。這表示你對處理器如何避免在「求快」的同時,把整個系統搞得一團亂,有個…初步的認識。嗯,至少沒有選到那些「看起來很酷但完全不相干」的東西,值得鼓勵一下,大概。
  2. 概念驗證,勉勉強強:是的,超純量處理器為了那一點點「效能數字」,會搞出亂序執行。但別忘了,一旦出錯,Precise Interrupt 才是救命稻草,它要求修改狀態必須按程式原序。而 ROB 呢,它就是那個把所有「亂七八糟」的結果先扣住,直到前面指令都沒問題,才「依序」放行的看門狗。出了例外?清空 ROB,恢復原狀。看來你還記得這點,不錯。
▼ 還有更多解析內容

🏷️ 相關主題

中央處理器架構與作業系統核心概念
查看更多「[電信工程] 計算機概要」的主題分類考古題