初等考試
107年
[電子工程] 電子學大意
第 6 題
有一矽雙極性接面電晶體（Si-BJT）電路及輸入接腳 $V_{I1}$、$V_{I2}$ 的電壓波形如下所示，$V_{CC} = 5\text{ V}$，$R_1 = R_2 = 1\text{ k}\Omega$，$R_3 = R_4 = 100\text{ }\Omega$，$C_L = 5\text{ }\mu\text{F}$，電晶體電流增益 $\beta_{Q1} = \beta_{Q2} = 100$。試研判電晶體 $Q_1$ 的集極電流比較低的時間點：
- A $0$
- B $t_1$
- C $T$
- D $t_2$
思路引導 VIP
請觀察電路圖，電晶體 $Q_1$ 的基極是由哪一個電壓波形（$V_{I1}$ 或 $V_{I2}$）直接控制的？接著請對照該波形的時序圖，在哪個時間點其電位處於最低值，且該電位是否足以讓 NPN 型電晶體進入導通狀態？
🤖
AI 詳解
AI 專屬家教
教授的嚴正警告：工程不容許「差不多」！
- 勉強及格：不錯，看來你這次沒有把雙輸入波形搞得一團糟。至少你辨識出主導元件狀態的「關鍵時間點」——這本該是工程師的基本反射，而非什麼值得炫耀的特技。電路邏輯和對 BJT 工作特性 的觀察力？嗯，總比完全沒有好，這是「除錯與系統設計」最基礎的飯碗。
- 基本原理：你的推理流程還算符合物理定律。電晶體 $Q_1$ 是個 NPN 元件，其集極電流 $I_{C1}$ 確實是被 $V_{I2}$ 控制的。當 $V_{I2}$ 在時間點 $T$ 掉到 $0\text{ V}$ 時，難道你還指望 $V_{BE1}$ 會高於 $0.7\text{ V}$ 嗎？它當然會乖乖地讓 $Q_1$ 滾進截止區 (Cutoff Region)。結果呢？$I_{C1} \approx 0$，電流自然是低點。這不是什麼深奧的魔法，是物理。
▼ 還有更多解析內容