免費開始練習
地特三等申論題 108年 [電子工程] 半導體工程

第 一 題

📖 題組:
請回答下列問題: (一)在 MOS 元件中,其氧化層內或氧化層與 Si 的介面處通常都會存在某些缺陷電荷(defect charge),例如氧化陷阱電荷(oxide trapped charge)、可移動離子電荷(mobile ion charge)、固定電荷(fixed charge)或介面陷阱電荷(interface trapped charge)等。試說明上述缺陷電荷之由來,並畫一金氧半(metal/SiO2/Si)的結構圖,標出上述四種缺陷電荷所在的位置。(15 分) (二)設有 NMOS 元件與 PMOS 元件各一個,它們的閘極氧化層(gate oxide)中同樣都存在有 $10^{11} \text{ cm}^{-2}$ 的可移動離子電荷,現將此兩元件同置放在高溫中啟動(turned on)數個小時,試問那一個元件的臨界電壓受影響會較大?並說明理由。(10 分)
📝 此題為申論題,共 2 小題

小題 (一)

在 MOS 元件中,其氧化層內或氧化層與 Si 的介面處通常都會存在某些缺陷電荷(defect charge),例如氧化陷阱電荷(oxide trapped charge)、可移動離子電荷(mobile ion charge)、固定電荷(fixed charge)或介面陷阱電荷(interface trapped charge)等。試說明上述缺陷電荷之由來,並畫一金氧半(metal/SiO2/Si)的結構圖,標出上述四種缺陷電荷所在的位置。(15 分)

思路引導 VIP

本題測驗 MOS 結構中非理想氧化層電荷的基本概念。解題時應將重點分為兩部分:一是精確敘述四種電荷的物理成因(如懸浮鍵、污染、未完全氧化、熱載子注入),二是透過精確的剖面圖標定其位置,特別注意固定電荷與介面陷阱電荷在位置分佈上的微小差異(前者在氧化層內靠近介面處,後者正位於介面上)。

🤖
AI 詳解
AI 專屬家教

【破題】 在理想的 MOS 元件中,氧化層(SiO2)應為完美的絕緣體。然而在實際製程中,因材料結構不匹配、製程污染或輻射損傷等因素,會引入四種主要的缺陷電荷,這些電荷將影響元件的臨界電壓(Threshold Voltage, $V_T$)與載子移動率。 【論述】

小題 (二)

設有 NMOS 元件與 PMOS 元件各一個,它們的閘極氧化層(gate oxide)中同樣都存在有 $10^{11} \text{ cm}^{-2}$ 的可移動離子電荷,現將此兩元件同置放在高溫中啟動(turned on)數個小時,試問那一個元件的臨界電壓受影響會較大?並說明理由。(10 分)

思路引導 VIP

本題測驗「偏壓溫度應力(BTS)」對元件電性的影響。解題時首先確認可移動離子(如 Na+)通常帶正電荷;接著分析 NMOS 與 PMOS 啟動時的閘極偏壓極性(NMOS為正偏壓、PMOS為負偏壓)與電場方向;最後利用平坦帶電壓偏移公式,說明電荷越靠近氧化層/矽介面時,對臨界電壓 $V_T$ 的影響權重越大。

🤖
AI 詳解
AI 專屬家教

【破題】本題關鍵在於分析 NMOS 與 PMOS 在「啟動(Turn-on)」狀態下,閘極偏壓所建立的電場方向如何驅使氧化層內帶正電的「可移動離子(如 $Na^+$)」移動,進而判斷其對臨界電壓($V_T$)的影響程度。 【論述】 一、元件啟動時的偏壓條件與電場方向

升級 VIP 解鎖