地特三等申論題
108年
[電子工程] 半導體工程
第 三 題
📖 題組：
設有一理想的 Si MOS 電容，維持在 T= 300 K，其元件相關參數如下 1. 閘極材料為 p+多晶矽（其功函數ΦB=5.2 ev） 2. 基板為 n 型矽且雜質摻雜濃度 ND 為 $10^{18} \text{ cm}^{-3}$ 3. $SiO_2$ 的厚度 $x_{ox} = 2 \text{ nm}$ 試求： (一)此 MOS 電容的平帶電壓（flat-band voltage），$V_{FB}$ 為何？（10 分） (二)此 MOS 電容的臨界電壓（threshold voltage），$V_T$ 為何？（10 分） (三)若此 MOS 電容的基板摻雜量 $N_D$ 減少為 $10^{17} \text{ cm}^{-3}$ 時，其臨界電壓會有何變化？並說明理由。（5 分）
設有一理想的 Si MOS 電容，維持在 T= 300 K，其元件相關參數如下 1. 閘極材料為 p+多晶矽（其功函數ΦB=5.2 ev） 2. 基板為 n 型矽且雜質摻雜濃度 ND 為 $10^{18} \text{ cm}^{-3}$ 3. $SiO_2$ 的厚度 $x_{ox} = 2 \text{ nm}$ 試求： (一)此 MOS 電容的平帶電壓（flat-band voltage），$V_{FB}$ 為何？（10 分） (二)此 MOS 電容的臨界電壓（threshold voltage），$V_T$ 為何？（10 分） (三)若此 MOS 電容的基板摻雜量 $N_D$ 減少為 $10^{17} \text{ cm}^{-3}$ 時，其臨界電壓會有何變化？並說明理由。（5 分）
📝 此題為申論題，共 3 小題
小題 (三)
若此 MOS 電容的基板摻雜量 $N_D$ 減少為 $10^{17} \text{ cm}^{-3}$ 時，其臨界電壓會有何變化？並說明理由。（5 分）
思路引導 VIP
考生看到此題應先寫出 n 型基板 MOS 電容的臨界電壓 (VT) 公式，將其拆解為「平帶電壓」、「表面反轉電位」與「空乏層電荷」三個部分。接著，分別評估基板濃度 ND 降低對這三項參數的數學影響，最後綜合推導出 VT 的變化趨勢（絕對值變小）。
小題 (一)
此 MOS 電容的平帶電壓（flat-band voltage），$V_{FB}$ 為何？（10 分）
思路引導 VIP
看到「理想 MOS 的平帶電壓」題型，首先聯想到平帶電壓公式 V_FB = Φ_m - Φ_s（理想狀態下無氧化層固定電荷，Q_ox = 0）。已知閘極功函數 Φ_m，解題核心在於利用給定的基板摻雜濃度 N_D 求出費米電位，進而推算 n 型矽的功函數 Φ_s，最後相減即為解答。
小題 (二)
此 MOS 電容的臨界電壓（threshold voltage），$V_T$ 為何？（10 分）
思路引導 VIP
本題測驗 PMOS（n 型基板）的臨界電壓計算。解題時需先計算基板的費米電位 $\phi_{fn}$、氧化層單位面積電容 $C_{ox}$，以及強反轉時的最大空乏區電荷面密度 $Q_{max}$，最後代入 $V_T = V_{FB} - 2\phi_{fn} - \frac{Q_{max}}{C_{ox}}$ 公式求解。
MOS電容臨界電壓分析
💡 摻雜濃度透過影響費米位能與空乏層電荷，進而決定臨界電壓量值。
🔗 摻雜濃度對 $V_T$ 影響因果鏈
- 1 摻雜濃度 $N_D$ 降低 — 基板雜質減少，費米能階往本徵位能移動。
- 2 費米位能 $\phi_F$ 減小 — 達到強反轉所需的表面能帶彎曲量 $|2\phi_F|$ 下降。
- 3 空乏電荷 $Q_d$ 減少 — 空乏區寬度與內含離子化雜質電荷總量顯著降低。
- 4 臨界電壓 $|V_T|$ 變小 — 抵銷電荷與維持反轉所需的閘極電壓絕對值減小。
↓
↓
↓
🔄 延伸學習：延伸學習：若考慮基板偏壓 (Body Effect)，摻雜濃度越低，臨界電壓隨偏壓變動的敏感度也越低。
