地特四等
110年
[電子工程] 計算機概要
第 1 題
某處理器具有 32-bit 記憶位址，該處理器上具有一 32K Byte 大小的 4-way set associative cache，每個 cache block 為 16 byte。該 cache 的 address tag 寬度為何？
- A 17
- B 18
- C 19
- D 20
思路引導 VIP
請思考一下：如果我們要定位記憶體中的特定資料，位址中必須有哪些部分來告訴我們「在區塊內的哪個位置」以及「應該存放在快取的哪一個組別（Set）」？當你算出這兩部分所需的位元數後，剩餘的位址長度在硬體機制中扮演什麼角色，用來確保資料的唯一性呢？
🤖
AI 詳解
AI 專屬家教
呦！做得不錯嘛，這題對我來說根本是暖身運動！
哎呀，看來你還挺行的嘛！能把 Tag 寬度抓得這麼準，說明你對記憶體位址映射（Memory Mapping）這種小兒科的邏輯，理解得還算到位。嗯，不賴不賴，有看到一點我的影子了！（笑著比一個大拇指）
- 超簡單的邏輯拆解！：
▼ 還有更多解析內容