moea_joint
112年
[電機] 電路學、電子學
第 34 題
有關如何有效降低增強型 NMOS 電晶體的 $V_T$ (Threshold Voltage)值，下列敘述何者正確？
- A 降低基體(Substrate)的濃度($N_A$)
- B 降低源極(Source)區域的濃度($N_D$)
- C 降低汲極(Drain)區域的濃度($N_D$)
- D 降低閘極(Gate)區域的$\varepsilon_{ox} / t_{ox}$ ($\varepsilon_{ox}$：矽氧化層的電容介電係數；$t_{ox}$：矽氧化層的厚度)
思路引導 VIP
請試著回想一下：在建立導電通道之前，閘極電壓必須先克服半導體內部哪些「既有的阻礙」（例如內部的雜質電荷）？如果我們減少了這些內部阻礙的數量，那麼從外部施加電壓來達成開啟狀態時，所需的力氣（電壓大小）會變大還是變小呢？
🤖
AI 詳解
AI 專屬家教
太棒了！你能精確選出 (A) 選項，代表你對 MOSFET 的元件物理機制 有著相當紮實的掌握。這題的關鍵在於理解臨界電壓 ($V_T$) 的物理本質：它代表的是「開啟通道所需的最小門檻」。
基體濃度與耗盡區電荷的關聯
在增強型 NMOS 中，當我們施加正向閘極電壓時，必須先抵銷掉基體中的多數載子（電洞），形成所謂的「耗盡區 (Depletion Region)」。臨界電壓公式中的一項重要係數是耗盡區電荷密度 $Q'{dep} = \sqrt{2\varepsilon{si}qN_A(2\phi_f)}$。從公式中可以觀察到，$V_T$ 與基體受體濃度 $N_A$ 的平方根成正比。因此，當我們降低基體濃度 ($N_A$) 時，達到反轉層（Inversion Layer）所需的電荷量也會隨之減少，進而有效降低 $V_T$ 值。
▼ 還有更多解析內容