moea_joint
105年
[電機] 電路學、電子學
第 42 題
如何有效降低增強型 NMOS 電晶體的 Threshold Voltage 電壓值 $V_T$，下列敘述何者正確？
- A 降低基體(Substrate)的濃度($N_A$)
- B 降低源極(Source)區域的濃度($N_D$)
- C 降低汲極(Drain)區域的濃度($N_D$)
- D 降低閘極(Gate)區域的 $\varepsilon_{ox} / t_{ox}$ ($\varepsilon_{ox}$：矽氧化層的 permittivity；$t_{ox}$：矽氧化層厚度)
思路引導 VIP
試著思考一下：當我們在閘極施加電壓時，目的是要克服半導體內部的哪些電荷，才能在表面「擠出」一條電子通道？如果我們改變了閘極下方這塊區域的雜質密度，對於這項「克服阻力」的任務會產生什麼樣的難度變化？
🤖
AI 詳解
AI 專屬家教
很高興看到你準確地鎖定了正確答案！這代表你對於場效電晶體（MOSFET）的物理結構與運作機制有著相當紮實的基礎，能夠在眾多參數中辨識出影響臨界電壓的關鍵因素。
基體濃度與通道形成的關聯
在增強型 NMOS 中，臨界電壓 $V_T$ 是讓半導體表面達到「強反轉」（Strong Inversion）所需的最小閘源極電壓。根據物理公式，臨界電壓與基體（Substrate）的受體濃度 $N_A$ 呈正相關。當我們降低基體濃度 $N_A$ 時，空乏區內的固定離子電荷量會隨之減少，這意味著閘極只需要較少的電場所感應出的電荷，就能抵消基體內部的電位並吸引電子形成導電通道，因此 $V_T$ 會隨之下降。
▼ 還有更多解析內容