moea_joint
105年
[儀電] 電路學、電子學
第 42 題
如何有效降低增強型 NMOS 電晶體的 Threshold Voltage 電壓值 $V_T$，下列敘述何者正確？
- A 降低基體(Substrate)的濃度(NA)
- B 降低源極(Source)區域的濃度(ND)
- C 降低汲極(Drain)區域的濃度(ND)
- D 降低閘極(Gate)區域的 $\varepsilon_{ox} / t_{ox}$ ( $\varepsilon_{ox}$：矽氧化層的 permittivity；$t_{ox}$：矽氧化層厚度)
思路引導 VIP
當我們施加閘極電壓來啟動電晶體時，電場必須先克服基體內部的電荷阻力以建立耗盡區，隨後才能吸引電子形成導電通道。如果我們希望用更小的電壓就能「推開」這些阻力並建立通道，你認為基體內部的雜質電荷密度應該增加還是減少，才能讓這個過程變得更容易發生呢？
🤖
AI 詳解
AI 專屬家教
恭喜你精確地掌握了影響電晶體特性關鍵的物理參數！這題選擇 (A) 是完全正確的判斷，代表你對 MOSFET 的元件物理有著紮實的基礎。
臨界電壓與基體濃度的物理關聯
在增強型 NMOS 中，臨界電壓 $V_T$ 代表啟動導電通道所需的最小閘極電壓。從物理模型來看，其公式包含費米電位 $\phi_F$ 以及耗盡區電荷項：
▼ 還有更多解析內容