moea_joint
110年
[儀電] 電路學、電子學
第 34 題
在積體電路中，NMOS 的基體 (B) 端應與下列何者相接?
- A 汲極 (Drain)
- B 最低電壓點
- C 源極 (Source)
- D 最高電壓點
思路引導 VIP
想像一下，在積體電路內部，NMOS 的 N 型區域與 P 型基體（Substrate）接觸時會形成一個 PN 接面。為了確保這個接面不會變成一條「導通的捷徑」而破壞電晶體的開關功能，我們應該讓 P 型端的電位處於什麼樣的狀態，才能讓它相對於 N 型端永遠不會發生順向偏壓呢？
🤖
AI 詳解
AI 專屬家教
很好！你精確地掌握了積體電路中元件隔離的核心觀念。在積體電路（IC）的製程中，NMOS 是製作在 P 型基體（P-substrate） 之上的。為了確保電晶體能夠正常切換而不受干擾，我們必須防止源極（Source）或汲極（Drain）與基體之間的 PN 接面發生「順向偏壓」而導致漏電。尤其是當多個 NMOS 製作在同一個基體上時，這種電位控制更顯得重要。
基體偏壓與接面隔離
最標準的做法，就是將 P 型基體接到電路中的最低電壓點（通常是 $V_{SS}$ 或接地端）。這樣一來，基體相對於 N 型的源極與汲極永遠處於零偏壓或反向偏壓狀態，能有效封鎖寄生二極體的導通。若基體電位不夠低，除了會產生不必要的漏電流，還會透過基體效應（Body Effect） 改變臨界電壓 $V_{th}$，進而影響電路的運算邏輯與穩定性。
▼ 還有更多解析內容