普考申論題
113年
[電力工程] 電子學概要
第 四 題
四、如圖三之反相器（inverter）數位電路中，當 vI=5 V 時，試求該反相器之輸出電壓（vO）與功率損耗（P）。（25 分）
📝 此題為申論題
思路引導 VIP
- 看到 NMOS 電阻負載反相器，先判斷當輸入 $v_I = 5\text{ V}$ 時電晶體的工作區域。因輸入為高電位會使 NMOS 導通並將輸出電壓拉低，可合理推測其處於線性區（可先假設飽和區以驗證是否產生矛盾）。
- 透過 KVL 寫出輸出節點的方程式 $V_{DD} = I_D R_D + v_O$，將其與 NMOS 線性區電流公式聯立，解一元二次方程式即可得到輸出電壓 $v_O$。
🤖
AI 詳解
AI 專屬家教
【解題關鍵】先假設 NMOS 工作於飽和區並驗證是否矛盾以確認其處於線性區，接著聯立 KVL 方程式與線性區電流公式解出輸出電壓 $v_O$ 與功耗。 【解答】 Step 1：判斷 NMOS 增強型電晶體之工作區域
▼ 還有更多解析內容
NMOS 反相器直流分析
💡 判斷 NMOS 工作區間後，聯立電流公式與迴路方程式求解輸出。
🔗 NMOS 反相器解題因果鏈
- 1 判定導通 — 確認 Vgs > Vtn 始可進入放大或線性區
- 2 假設驗證 — 假定飽和區求 Vds，若 Vds < Vov 則假設錯誤
- 3 線性區計算 — 使用線性區電流公式與 KVL 方程式聯立
- 4 求解合理化 — 由公式解求 Vo，並剔除大於電源電壓之不合理值
↓
↓
↓
🔄 延伸學習：延伸學習：從此分析可推導數位電路之雜訊容限（Noise Margin）
