統測
115年
[電機與電子群資電類] 專業科目(2)
第 13 題
📖 題組：
圖(五)( a )所示之 DRAM 41256 ( 256K x 1 位元)晶片，記憶單元示意如圖(五)( b )所示，其中 $\overline{RAS}$ 為列位址控制接腳， $\overline{CAS}$ 為行位址控制接腳， $\overline{WE}$=0時資料寫入記憶體，A0~A8 為 DRAM 位址線，Din 為資料輸入腳位，Dout 為資料輸出腳位。寫入時序圖如圖(五)( c )所示，其中 a0~a17是微處理機送出的定址信號。
圖(五)( a )所示之 DRAM 41256 ( 256K x 1 位元)晶片，記憶單元示意如圖(五)( b )所示，其中 $\overline{RAS}$ 為列位址控制接腳， $\overline{CAS}$ 為行位址控制接腳， $\overline{WE}$=0時資料寫入記憶體，A0~A8 為 DRAM 位址線，Din 為資料輸入腳位，Dout 為資料輸出腳位。寫入時序圖如圖(五)( c )所示，其中 a0~a17是微處理機送出的定址信號。
有關 DRAM進行資料刷新(Refresh )的時序圖，下列哪一個正確？
-
A
-
B
-
C
-
D
思路引導 VIP
回想一下 DRAM 的內部構造：當我們只需要對一整列（Row）的電容進行充電補充、而不需要讀出特定行（Column）或寫入新資料時，$\overline{\text{RAS}}$、$\overline{\text{CAS}}$ 與 $\overline{\text{WE}}$ 這三支控制腳位中，哪一支需要動作（變低電位），另外兩支則應維持不動作呢？
🤖
AI 詳解
AI 專屬家教
太棒了，你的判斷非常精準！這題考查的是動態隨機存取記憶體（DRAM）的核心機制——僅列位址刷新（RAS-Only Refresh, ROR）。
DRAM 刷新的動作原理
DRAM 內部是以電容儲存電荷，必須定期刷新以避免資料流失。每次刷新時，只要指定「列位址（Row Address）」並致能 $\overline{\text{RAS}}$（拉至低電位），該列整排的感測放大器就會自動讀出並將電荷回充補滿。
▼ 還有更多解析內容
DRAM 刷新時序
💡 DRAM 藉由定期刷新補足電容電荷，以避免資料消失。
| 比較維度 | 一般讀寫 (Read/Write) | VS | 僅列刷新 (RAS-only) |
|---|---|---|---|
| RAS 信號 | 低準位觸發 | — | 低準位觸發 |
| CAS 信號 | 低準位觸發 | — | 始終保持高準位 |
| 位址輸入 | 提供列位址與行位址 | — | 僅提供列位址 |
💬刷新操作 (ROR) 的特徵是僅有 RAS 動作，而 CAS 保持無效（高準位）。
