地特三等申論題
114年
[電信工程] 電子學
第 一 題
📖 題組：
五、有一個 NMOS 邏輯電路如圖五所示，其中電晶體$Q_1$、$Q_2$與$Q_3$的臨界電壓（Threshold Voltage）分別為 $V_{t1} = V_{t2} = V_{t3} = 1\text{ V}$，$(W/L)_2 = (W/L)_3 = 4(W/L)_1$，$V_{DD} = 5\text{ V}$，忽略通道長度調變（Channel Length Modulation）與基底效應（Body Effect）。請計算：
五、有一個 NMOS 邏輯電路如圖五所示，其中電晶體$Q_1$、$Q_2$與$Q_3$的臨界電壓（Threshold Voltage）分別為 $V_{t1} = V_{t2} = V_{t3} = 1\text{ V}$，$(W/L)_2 = (W/L)_3 = 4(W/L)_1$，$V_{DD} = 5\text{ V}$，忽略通道長度調變（Channel Length Modulation）與基底效應（Body Effect）。請計算：
📝 此題為申論題，共 2 小題
小題 (一)
(一)$v_A = v_B = 0\text{ V}$時，$v_O = ?$（10 分）
思路引導 VIP
分析 NMOS 邏輯電路的直流轉移特性。首先觀察電路架構：$Q_2$ 與 $Q_3$ 並聯作為驅動級 (Pull-down network)，這是一個 NOR 邏輯閘。而上方負載 $Q_1$ 的閘極接至汲極 ($V_{DD}$)，此為二極體連接負載 (Diode-connected load)。 當輸入 $v_A = v_B = 0\text{V}$ 時，皆低於臨界電壓 $V_t = 1\text{V}$，故 $Q_2$ 與 $Q_3$ 均處於截止區 (Cut-off)，沒有汲極電流。此時，流經 $Q_1$ 的電流亦為 0。對於二極體連接的 NMOS，當 $I_D=0$ 時，代表它的閘源極電壓剛好在導通邊緣，即 $V_{GS1} = V_{t1}$。由此可直接推算輸出電壓 $v_O$。
小題 (二)
(二)$v_A = 5\text{ V}$，$v_B = 0\text{ V}$時，$v_O = ?$（10 分）
思路引導 VIP
這題考查輸入為邏輯高準位時，輸出低準位 ($V_{OL}$) 的計算。當 $v_A = 5\text{V}$ 時，$Q_2$ 強烈導通，而 $Q_3$ 仍截止。此時會有一道靜態電流由 $V_{DD}$ 經 $Q_1$ 流向 $Q_2$ 下地。解題關鍵在於正確假設並確認電晶體的工作區間：
- 負載 $Q_1$ 由於 $V_{DS} = V_{GS}$，永遠操作在飽和區。
NMOS飽和負載分析
💡 NMOS飽和負載電流為零時，輸出電位最高僅達VDD扣除臨界電壓
🔗 飽和負載高電位推導鏈
- 1 輸入判別 — vA、vB為0V小於Vt，Q2與Q3完全截止
- 2 電流推導 — 由KCL得知負載電晶體Q1電流ID1=0
- 3 負載跨壓 — Q1為二極體接法，ID=0時VGS1降至臨界值Vt
- 4 輸出定位 — Vo = VDD - VGS1 = 5V - 1V = 4V
↓
↓
↓
🔄 延伸學習：延伸學習：若改用PMOS拉上（CMOS架構），輸出可達到完整的VDD（5V）
