高考申論題
106年
[電力工程] 電子學
第 一 題
📖 題組：
如下 CMOS 數位邏輯電路，其中 A、B、C 和 D 為輸入，F 為輸出。 （一）由已知 NMOS 電路，完成方塊電路內所要 PMOS 對偶電路設計。（10 分）【請標清 VDD、A、B、C 和 D 和 F 等連接點】 （二）請說明此 CMOS 數位邏輯電路所執行的邏輯功能，以布林（Boolean）數學式表示。（10 分）
如下 CMOS 數位邏輯電路，其中 A、B、C 和 D 為輸入，F 為輸出。 （一）由已知 NMOS 電路，完成方塊電路內所要 PMOS 對偶電路設計。（10 分）【請標清 VDD、A、B、C 和 D 和 F 等連接點】 （二）請說明此 CMOS 數位邏輯電路所執行的邏輯功能，以布林（Boolean）數學式表示。（10 分）
📝 此題為申論題，共 2 小題
小題 (一)
由已知 NMOS 電路，完成方塊電路內所要 PMOS 對偶電路設計。（10 分）【請標清 VDD、A、B、C 和 D 和 F 等連接點】
思路引導 VIP
設計 CMOS 的 PMOS 上拉網路 (PUN) 需遵循「對偶原則 (Duality)」：NMOS 下拉網路中的「串聯」改為 PMOS 的「並聯」，而「並聯」改為「串聯」。觀察 NMOS 電路可知其結構為 A 串聯 (B 並聯 (C 串聯 D))，因此 PMOS 電路應對應設計為 A 並聯 (B 串聯 (C 並聯 D))。
小題 (二)
請說明此 CMOS 數位邏輯電路所執行的邏輯功能，以布林（Boolean）數學式表示。（10 分）
思路引導 VIP
- 在 CMOS 邏輯閘設計中，下拉網路 (Pull-Down Network, PDN) 決定了輸出為低電位 (Logic 0) 的條件，因此 PDN 的導通式等同於輸出的反相 ($\bar{F}$)。
- 將 PDN 中的電晶體連接方式轉換為布林運算：串聯視為 AND (乘法)，並聯視為 OR (加法)。