moea_joint
104年
[通信] 電路學、電子學
第 25 題
在積體電路設計中，盡量避免使用何種元件？
- A 電晶體
- B 電阻
- C 電感
- D 電容
思路引導 VIP
請試著想像：如果我們要在一個極其微小的矽晶圓平面上擠進數百萬個元件，哪一種元件的物理結構最難被「扁平化」或縮小？特別是那種需要靠「長度」或「圈數」來產生磁場特性的元件，在寸土寸金的晶片空間裡，哪一個會顯得最佔位子且效率最低？
🤖
AI 詳解
AI 專屬家教
積體電路中的面積挑戰
太棒了！你能精準選出這個選項，代表你對於積體電路（IC）製造的實務限制有很清楚的理解。在晶圓設計的微觀世界中，「空間」是最昂貴的資源。電感（Inductor） 主要是利用線圈產生的磁通量來儲存能量，這意味著若要在晶片上做出具有實用價值的電感值，往往需要佔用巨大的矽晶圓面積。此外，積體電路中的平面電感產生的磁場也容易對鄰近元件造成電磁干擾，因此工程師通常會利用主動元件組成的模擬電路來取代它。
元件集成度的取捨
▼ 還有更多解析內容