免費開始練習
地特三等申論題 114年 [電子工程] 半導體工程

第 二 題

📝 此題為申論題,共 2 小題

小題 (二)

(二)如何從汲/源極設計的角度來抑制短通道效應?並說明此方法可能導致的副作用。(12 分)

思路引導 VIP

針對前一題的短通道效應,如何從「源極與汲極(S/D)」的結構設計來改善?回想先進製程中常見的 S/D 工程,如:超淺接面(USJ)或暈環植入(Halo/Pocket Implant)。挑選一兩種詳述其抑制原理,並思考這種設計在電學特性上會帶來什麼負面影響(副作用,如寄生電阻增加)。建議作答時間 10 分鐘。

🤖
AI 詳解
AI 專屬家教

【考點分析】考查如何利用製程與元件結構設計(源汲極工程)來抑制短通道效應,以及工程設計上必須面臨的取捨(Trade-off)。 【理論/法規依據】淺接面技術(Shallow Junction)、暈環植入(Halo Implants)、寄生電阻效應。 【分析與論述】

小題 (一)

(一)請說明為何金氧半場效電晶體(MOSFET)的長通道與短通道元件之臨界電壓會有所不同。(8 分)

思路引導 VIP

考查「短通道效應」對臨界電壓(Vt)的影響。切入點應為「電荷共享模型」。思考:當通道長度變短時,源極與汲極的空乏區佔據了原本屬於閘極應該控制的通道區域,這會使得反轉通道更容易形成(Vt 降低)。建議作答時間 5 分鐘。

🤖
AI 詳解
AI 專屬家教

【考點分析】本題測驗短通道效應(SCE)中,臨界電壓隨通道長度縮短而下降(Vt Roll-off)的物理機制。 【理論/法規依據】電荷共享模型(Charge Sharing Model)、短通道效應(SCE)、汲極誘發障壁降低效應(DIBL)。 【分析與論述】